在半导体元件中，“铁电隧穿结”是实现高密度非易失存储、构建存算一体架构的重要候选器件。隧穿电阻比（开关比）是铁电隧穿结的核心性能指标，直接关系到器件的读出信噪比与灵敏度，进而影响存储与存算一体系统的数据处理能力和功耗水平。

3R-MoS₂和1T′-ReS₂等新型二维滑移铁电体通过埃米级（1埃米=0.1 纳米）的层间相对滑移产生铁电性，具有超过10¹¹次循环的抗疲劳能力，高出传统氧化物铁电体约10万倍。然而，其剩余极化强度比传统氧化物铁电体低2至3个数量级，难以在两端器件中产生足够强的电阻变化（电学读出）。因此，铁电隧穿结如何同时实现高隧穿电阻比与高循环耐久性，是业内长期难题。

近日，中国科学院半导体研究所研究人员通过二维范德华异质结界面工程，构建了Cr/h-BN/3R-MoS₂/单层石墨烯滑移铁电隧穿结，并进一步将这一结构拓展至1T′-ReS₂体系。其中，h-BN像一道均匀的“薄墙”，减少漏电，让电流能够受控地通过；3R-MoS?（或1T′-ReS?）的原子层发生微小滑移，就能改变电极化方向，调节电子穿过这道墙的难易程度，而且经得起反复切换；单层石墨烯则对极化变化十分敏感，能进一步调节参与隧穿的电子数量。三者协同，形成了类似“杠杆放大”的效应，实现了“四两拨千斤”的效果，将二维滑移铁电体较弱的剩余极化转化为大于一千万倍（10⁷）的电阻读出对比度。

该成果9月10日发表于《科学》杂志。

研究示意图。半导体所供图

研究显示，在0.5伏读取电压下，该器件隧穿电阻比达1.9×10⁷，较此前报道的滑移铁电隧穿结提高4个数量级以上，同时实现超过10¹¹次的开关耐久性。器件即使在13 ns的短时电压下工作，仍可实现可靠切换。团队还制备了8×8器件阵列，全部64个单元均表现出一致的双稳态非易失开关，展示了其面向高密度集成的潜力。

该工作在紧凑的两端结构中同时实现了巨大的非易失读出窗口、超高耐久性、大驱动电流、快速切换和低开关能耗，突破了铁电隧穿结中读出对比度与循环可靠性相互制约的瓶颈。

未来，随着大规模阵列与配套电路的完善，这类器件有望更快、更低功耗地完成数据存取与计算。这将助力手机、个人电脑等终端设备在有限功耗条件下承载更为复杂的计算任务，为破解计算系统算力与功耗矛盾、支撑存算一体新型计算架构落地提供新方案。

相关论文信息：

https://www.science.org/doi/10.1126/science.aeh3697